TY  - BOOK
TI  - Prozessorentwurf mit Verilog HDL: Modellierung und Synthese von Prozessormodellen
AU  - Wecker, Dieter
CY  - Berlin
PB  - De Gruyter Oldenbourg
PY  - 2021
CY  - 
PB  - 
PY  - 2021
LA  - German
KW  - VERILOG
KW  - Modellierung
KW  - Mikroprogrammierung
KW  - (DE-627)
SN  - 9783110717822
SN  - 3110717824
N1  - Literaturverzeichnis Seite [323]
UR  - https://www.degruyter.com/books/9783110717822
UR  - https://www.gbv.de/dms/tib-ub-hannover/1744619158.pdf
UR  - https://katalog.fid-bbi.de/Record/183-1744619158
ER  -