APA Zitierstil

Wecker, D. [2021]. Prozessorentwurf mit Verilog HDL: Modellierung und Synthese von Prozessormodellen. Berlin: De Gruyter Oldenbourg.

ISBD Zitierstil

Prozessorentwurf mit Verilog HDL : Modellierung und Synthese von Prozessormodellen / Dieter Wecker . — Berlin : De Gruyter Oldenbourg, [2021]. — X, 326 Seiten; Illustrationen; 24 cm x 17 cm. — ISBN 9783110717822, 3110717824

MLA Zitierstil

Wecker, Dieter. Prozessorentwurf Mit Verilog HDL: Modellierung Und Synthese Von Prozessormodellen.Berlin: De Gruyter Oldenbourg, [2021].

Bitte überprüfen Sie diese Angaben auf Richtigkeit, bevor Sie sie in Ihre Arbeit aufnehmen.