Prozessorentwurf mit Verilog HDL : Modellierung und Synthese von Prozessormodellen

Bibliographische Detailangaben

Titel
Prozessorentwurf mit Verilog HDL Modellierung und Synthese von Prozessormodellen
verantwortlich
Wecker, Dieter (VerfasserIn); Walter de Gruyter GmbH & Co. KG (Verlag)
veröffentlicht
Berlin, Boston: De Gruyter Oldenbourg, [2021]
© 2021
Erscheinungsjahr
2021
Teil von
De Gruyter Studium
Erscheint auch als
Wecker, Dieter, 1940 - , Prozessorentwurf mit Verilog HDL, Berlin : De Gruyter, 2021, 1 Online-Ressource (X, 326 Seiten)
Medientyp
Buch
Datenquelle
K10plus Verbundkatalog
Tags
Tag hinzufügen

Zugang

Weitere Informationen sehen Sie, wenn Sie angemeldet sind. Noch keinen Account? Jetzt registrieren.

Umfang
X, 326 Seiten; Illustrationen; 24 cm x 17 cm
Sprache
Deutsch
Schlagworte
VERILOG > Modellierung > Mikroprogrammierung
RVK-Notation
  • Informatik
    • Monografien
      • Software und -entwicklung
        • Programmiersprachen
          • Einzelne Programmiersprachen (A-Z)
  • Technik
    • Elektrotechnik, Elektronik, Nachrichtentechnik
      • Integrierte Schaltungen. Mikroelektronik (IC; IS)
        • Integrierte Schaltungen für Rechnerbausteine und Mikroprozessoren
BK-Notation
53.55 Mikroelektronik
54.53 Programmiersprachen
DDC-Notation
621.392 ; 621.3916 ; 621.3
ISBN
9783110717822
3110717824