Prozessorentwurf mit Verilog HDL : Modellierung und Synthese von Prozessormodellen

Titel: Prozessorentwurf mit Verilog HDL Modellierung und Synthese von Prozessormodellen
verantwortlich: Wecker, Dieter (VerfasserIn); Walter de Gruyter GmbH & Co. KG (Verlag)
veröffentlicht: Berlin, Boston: De Gruyter Oldenbourg, [2021]
© 2021
Erscheinungsjahr: 2021
Teil von: De Gruyter Studium
Erscheint auch als: Wecker, Dieter, 1940 - , Prozessorentwurf mit Verilog HDL, Berlin : De Gruyter, 2021, 1 Online-Ressource (X, 326 Seiten)
Medientyp: Buch
Datenquelle: K10plus Verbundkatalog
Tags: Tag hinzufügen

Zugang

Weitere Informationen sehen Sie, wenn Sie angemeldet sind. Noch keinen Account? Jetzt registrieren.


LEADER	04589cam a2200853 4500
001	183-1744619158
003	DE-627
005	20230109224400.0
007	tu
008	210113s2021 gw \|\|\|\|\| 00\| \|\|ger c
015			\|a 21,N02 \|2 dnb
016	7		\|a 1224697219 \|2 DE-101
020			\|a 9783110717822 \|c Broschur : EUR 44.95 (DE), EUR 44.95 (AT) \|9 978-3-11-071782-2
020			\|a 3110717824 \|9 3-11-071782-4
024	3		\|a 9783110717822
035			\|a (DE-627)1744619158
035			\|a (DE-599)DNB1224697219
035			\|a (OCoLC)1230473705
040			\|a DE-627 \|b ger \|c DE-627 \|e rda
041			\|a ger
044			\|c XA-DE-BE \|c XD-US
082	0		\|a 621.392 \|q DE-101
082	0		\|a 621.3916 \|q DE-101
082	0	4	\|a 621.3 \|a 004 \|q DE-101
084			\|a ST 250 \|q DE-520 \|2 rvk \|0 (DE-625)rvk/143626:
084			\|a ZN 4940 \|2 rvk \|0 (DE-625)rvk/157423:
084			\|a 53.55 \|2 bkl
084			\|a 54.53 \|2 bkl
100	1		\|a Wecker, Dieter \|d 1940- \|e VerfasserIn \|0 (DE-588)1070231088 \|0 (DE-627)823390349 \|0 (DE-576)429872429 \|4 aut
245	1	0	\|a Prozessorentwurf mit Verilog HDL \|b Modellierung und Synthese von Prozessormodellen \|c Dieter Wecker
264		1	\|a Berlin \|a Boston \|b De Gruyter Oldenbourg \|c [2021]
264		4	\|c © 2021
300			\|a X, 326 Seiten \|b Illustrationen \|c 24 cm x 17 cm
336			\|a Text \|b txt \|2 rdacontent
337			\|a ohne Hilfsmittel zu benutzen \|b n \|2 rdamedia
338			\|a Band \|b nc \|2 rdacarrier
490	0		\|a De Gruyter Studium
500			\|a Literaturverzeichnis Seite [323]
689	0	0	\|D s \|0 (DE-588)106688384X \|0 (DE-627)818008180 \|0 (DE-576)426262360 \|a Zwölf-Bit-Mikroprozessor \|2 gnd
689	0	1	\|D s \|0 (DE-588)4139360-0 \|0 (DE-627)105635898 \|0 (DE-576)209693746 \|a Sechzehn-Bit-Mikroprozessor \|2 gnd
689	0	2	\|D s \|0 (DE-588)4268385-3 \|0 (DE-627)10454158X \|0 (DE-576)210656751 \|a VERILOG \|2 gnd
689	0	3	\|D s \|0 (DE-588)4347749-5 \|0 (DE-627)156895641 \|0 (DE-576)211488518 \|a Field programmable gate array \|2 gnd
689	0	4	\|D s \|0 (DE-588)4069794-0 \|0 (DE-627)104653663 \|0 (DE-576)209178000 \|a CAD \|2 gnd
689	0	5	\|D s \|0 (DE-588)4261480-6 \|0 (DE-627)104630248 \|0 (DE-576)210598174 \|a Systementwurf \|2 gnd
689	0		\|5 DE-101
689	1	0	\|D s \|0 (DE-588)4268385-3 \|0 (DE-627)10454158X \|0 (DE-576)210656751 \|a VERILOG \|2 gnd
689	1	1	\|D s \|0 (DE-588)4170297-9 \|0 (DE-627)105403466 \|0 (DE-576)209929170 \|a Modellierung \|2 gnd
689	1	2	\|D s \|0 (DE-588)4039231-4 \|0 (DE-627)106228722 \|0 (DE-576)209034165 \|a Mikroprogrammierung \|2 gnd
689	1		\|5 (DE-627)
710	2		\|a Walter de Gruyter GmbH & Co. KG \|e Verlag \|0 (DE-588)10095502-2 \|0 (DE-627)478082134 \|0 (DE-576)200141279 \|4 pbl
776	1		\|z 9783110717891 \|c EPUB
776	1		\|z 9783110717846 \|c PDF
776	0	8	\|i Erscheint auch als \|n Online-Ausgabe \|a Wecker, Dieter, 1940 - \|t Prozessorentwurf mit Verilog HDL \|d Berlin : De Gruyter, 2021 \|h 1 Online-Ressource (X, 326 Seiten) \|w (DE-627)1759191140 \|z 9783110717846
856	4	2	\|u https://www.degruyter.com/books/9783110717822 \|m X:MVB \|v 2021-01-13 \|x Verlag \|3 Unbekannt
856	4	2	\|u https://www.gbv.de/dms/tib-ub-hannover/1744619158.pdf \|m V:DE-601 \|m B:DE-89 \|q pdf/application \|3 Inhaltsverzeichnis
924	0		\|a 4135017711 \|b DE-Ilm1 \|9 Ilm 1 \|c GBV \|d c \|g ELT ZN 4940 W387 P9 \|h 69
924	0		\|a 3940662968 \|b DE-89 \|9 89 \|c GBV \|d c \|g U 21 B 478
924	0		\|a 3959999089 \|b DE-HIL3 \|9 Hil 3 \|c GBV \|d c \|g ELT 0233/22 \|h N
924	0		\|a 4026425290 \|b DE-959 \|9 959 \|c GBV \|d c \|g TWI 272 001 \|h W
924	0		\|a 4223240315 \|b DE-546 \|9 546 \|c GBV \|d c \|g ST 250 V61 W387 \|h LS
924	0		\|a 3956629671 \|b DE-960 \|9 960 \|c GBV \|d c \|g ELT 8550 /15 \|h Z
924	0		\|a 3946925545 \|b DE-916 \|9 916 \|c GBV \|d c \|g ET W 004 \|h WF
924	0		\|a 394293504X \|b DE-Ga20 \|9 Ga 20 \|c GBV \|d c \|g 53.55 Wec/Elektrotechnik \|h FH
924	0		\|a 3956937473 \|b DE-16 \|9 16 \|c BSZ \|d c \|g LN-U10-19523
924	0		\|a 4166957929 \|b DE-31 \|9 31 \|c BSZ \|d c
924	0		\|a 4167119986 \|b DE-Kon4 \|9 Kon 4 \|c BSZ \|d c \|g ibc11/148
924	0		\|a 3946559336 \|b DE-520 \|9 520 \|c BSZ \|d c \|g ST 250 V55-21 1379
924	0		\|a 3955329798 \|b DE-953 \|9 953 \|c BSZ \|d c \|g ST 250 V61 14
936	r	v	\|a ST 250 \|b Einzelne Programmiersprachen (A-Z) \|k Informatik \|k Monografien \|k Software und -entwicklung \|k Programmiersprachen \|k Einzelne Programmiersprachen (A-Z) \|0 (DE-627)1270877445 \|0 (DE-625)rvk/143626: \|0 (DE-576)200877445
936	r	v	\|a ZN 4940 \|b Integrierte Schaltungen für Rechnerbausteine und Mikroprozessoren \|k Technik \|k Elektrotechnik, Elektronik, Nachrichtentechnik \|k Integrierte Schaltungen. Mikroelektronik (IC; IS) \|k Integrierte Schaltungen für Rechnerbausteine und Mikroprozessoren \|0 (DE-627)1271564521 \|0 (DE-625)rvk/157423: \|0 (DE-576)201564521
936	b	k	\|a 53.55 \|j Mikroelektronik \|0 (DE-627)10641853X
936	b	k	\|a 54.53 \|j Programmiersprachen \|0 (DE-627)106418890
951			\|a BO
980			\|a 1744619158 \|b 183 \|c sid-183-col-kxpbbi

openURL	url_ver=Z39.88-2004&ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fkatalog.fid-bbi.de%3Agenerator&rft.title=Prozessorentwurf+mit+Verilog+HDL%3A+Modellierung+und+Synthese+von+Prozessormodellen&rft.date=%5B2021%5D&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook&rft.genre=book&rft.btitle=Prozessorentwurf+mit+Verilog+HDL%3A+Modellierung+und+Synthese+von+Prozessormodellen&rft.series=De+Gruyter+Studium&rft.au=Wecker%2C+Dieter&rft.pub=De+Gruyter+Oldenbourg&rft.edition=&rft.isbn=3110717824

openURL

url_ver=Z39.88-2004&ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fkatalog.fid-bbi.de%3Agenerator&rft.title=Prozessorentwurf+mit+Verilog+HDL%3A+Modellierung+und+Synthese+von+Prozessormodellen&rft.date=%5B2021%5D&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook&rft.genre=book&rft.btitle=Prozessorentwurf+mit+Verilog+HDL%3A+Modellierung+und+Synthese+von+Prozessormodellen&rft.series=De+Gruyter+Studium&rft.au=Wecker%2C+Dieter&rft.pub=De+Gruyter+Oldenbourg&rft.edition=&rft.isbn=3110717824

SOLR
_version_	1797788666199801856
author	Wecker, Dieter
author_corporate	Walter de Gruyter GmbH & Co. KG
author_corporate_role	pbl
author_facet	Wecker, Dieter, Walter de Gruyter GmbH & Co. KG
author_role	aut
author_sort	Wecker, Dieter 1940-
author_variant	d w dw
building	Library A
collection	sid-183-col-kxpbbi
ctrlnum	(DE-627)1744619158, (DE-599)DNB1224697219, (OCoLC)1230473705
dewey-full	621.392, 621.3916, 621.3, 004
dewey-hundreds	600 - Technology (Applied sciences), 000 - Computer science, information, general works
dewey-ones	621 - Applied physics, 004 - Computer science
dewey-raw	621.392, 621.3916, 621.3, 004
dewey-search	621.392, 621.3916, 621.3, 004
dewey-sort	3621.392
dewey-tens	620 - Engineering and allied operations, 000 - Computer science, information, general works
facet_avail	Local
facet_local_del330	Zwölf-Bit-Mikroprozessor, Sechzehn-Bit-Mikroprozessor, VERILOG, Field programmable gate array, CAD, Systementwurf, Modellierung, Mikroprogrammierung
finc_class_facet	Informatik, Technik
fincclass_txtF_mv	science-computerscience, engineering-electrical, technology, engineering-process
footnote	Literaturverzeichnis Seite [323]
format	Book
format_access_txtF_mv	Book, E-Book
format_de14	Book, E-Book
format_de15	Book, E-Book
format_del152	Buch
format_detail_txtF_mv	text-print-monograph-independent
format_dezi4	e-Book
format_finc	Book, E-Book
format_legacy	Book
format_legacy_nrw	Book, E-Book
format_nrw	Book, E-Book
format_strict_txtF_mv	Book
geogr_code	not assigned
geogr_code_person	not assigned
id	183-1744619158
illustrated	Not Illustrated
imprint	Berlin, Boston, De Gruyter Oldenbourg, [2021]
imprint_str_mv	Berlin; Boston: De Gruyter Oldenbourg, [2021]
institution	FID-BBI-DE-23
is_hierarchy_id
is_hierarchy_title
isbn	9783110717822, 3110717824
isbn_isn_mv	9783110717891, 9783110717846
language	German
last_indexed	2024-04-30T19:21:15.95Z
marc024a_ct_mv	9783110717822
marc_error	[geogr_code]Unable to make public java.lang.AbstractStringBuilder java.lang.AbstractStringBuilder.append(java.lang.String) accessible: module java.base does not "opens java.lang" to unnamed module @64e01542
match_str	wecker2021prozessorentwurfmitveriloghdlmodellierungundsynthesevonprozessormodellen
mega_collection	K10plus Verbundkatalog
oclc_num	1230473705
physical	X, 326 Seiten; Illustrationen; 24 cm x 17 cm
publishDate	[2021], , © 2021
publishDateSort	2021
publishPlace	Berlin,
publisher	De Gruyter Oldenbourg,
record_format	marcfinc
record_id	1744619158
recordtype	marcfinc
rvk_facet	ST 250, ZN 4940
rvk_label	Informatik, Monografien, Software und -entwicklung, Programmiersprachen, Einzelne Programmiersprachen (A-Z), Technik, Elektrotechnik, Elektronik, Nachrichtentechnik, Integrierte Schaltungen. Mikroelektronik (IC; IS), Integrierte Schaltungen für Rechnerbausteine und Mikroprozessoren
rvk_path	ST, SQ - SU, ST 240 - ST 250, ZN, ZN 4900 - ZN 4980, ZN 4940, ST 230 - ST 285, ST 250, ZG - ZS
rvk_path_str_mv	ST, SQ - SU, ST 240 - ST 250, ZN, ZN 4900 - ZN 4980, ZN 4940, ST 230 - ST 285, ST 250, ZG - ZS
series2	De Gruyter Studium
source_id	183
spelling	Wecker, Dieter 1940- VerfasserIn (DE-588)1070231088 (DE-627)823390349 (DE-576)429872429 aut, Prozessorentwurf mit Verilog HDL Modellierung und Synthese von Prozessormodellen Dieter Wecker, Berlin Boston De Gruyter Oldenbourg [2021], © 2021, X, 326 Seiten Illustrationen 24 cm x 17 cm, Text txt rdacontent, ohne Hilfsmittel zu benutzen n rdamedia, Band nc rdacarrier, De Gruyter Studium, Literaturverzeichnis Seite [323], s (DE-588)106688384X (DE-627)818008180 (DE-576)426262360 Zwölf-Bit-Mikroprozessor gnd, s (DE-588)4139360-0 (DE-627)105635898 (DE-576)209693746 Sechzehn-Bit-Mikroprozessor gnd, s (DE-588)4268385-3 (DE-627)10454158X (DE-576)210656751 VERILOG gnd, s (DE-588)4347749-5 (DE-627)156895641 (DE-576)211488518 Field programmable gate array gnd, s (DE-588)4069794-0 (DE-627)104653663 (DE-576)209178000 CAD gnd, s (DE-588)4261480-6 (DE-627)104630248 (DE-576)210598174 Systementwurf gnd, DE-101, s (DE-588)4170297-9 (DE-627)105403466 (DE-576)209929170 Modellierung gnd, s (DE-588)4039231-4 (DE-627)106228722 (DE-576)209034165 Mikroprogrammierung gnd, (DE-627), Walter de Gruyter GmbH & Co. KG Verlag (DE-588)10095502-2 (DE-627)478082134 (DE-576)200141279 pbl, 9783110717891 EPUB, 9783110717846 PDF, Erscheint auch als Online-Ausgabe Wecker, Dieter, 1940 - Prozessorentwurf mit Verilog HDL Berlin : De Gruyter, 2021 1 Online-Ressource (X, 326 Seiten) (DE-627)1759191140 9783110717846, https://www.degruyter.com/books/9783110717822 X:MVB 2021-01-13 Verlag Unbekannt, https://www.gbv.de/dms/tib-ub-hannover/1744619158.pdf V:DE-601 B:DE-89 pdf/application Inhaltsverzeichnis
spellingShingle	Wecker, Dieter, Prozessorentwurf mit Verilog HDL: Modellierung und Synthese von Prozessormodellen, Zwölf-Bit-Mikroprozessor, Sechzehn-Bit-Mikroprozessor, VERILOG, Field programmable gate array, CAD, Systementwurf, Modellierung, Mikroprogrammierung
title	Prozessorentwurf mit Verilog HDL: Modellierung und Synthese von Prozessormodellen
title_auth	Prozessorentwurf mit Verilog HDL Modellierung und Synthese von Prozessormodellen
title_full	Prozessorentwurf mit Verilog HDL Modellierung und Synthese von Prozessormodellen Dieter Wecker
title_fullStr	Prozessorentwurf mit Verilog HDL Modellierung und Synthese von Prozessormodellen Dieter Wecker
title_full_unstemmed	Prozessorentwurf mit Verilog HDL Modellierung und Synthese von Prozessormodellen Dieter Wecker
title_short	Prozessorentwurf mit Verilog HDL
title_sort	prozessorentwurf mit verilog hdl modellierung und synthese von prozessormodellen
title_sub	Modellierung und Synthese von Prozessormodellen
title_unstemmed	Prozessorentwurf mit Verilog HDL: Modellierung und Synthese von Prozessormodellen
topic	Zwölf-Bit-Mikroprozessor, Sechzehn-Bit-Mikroprozessor, VERILOG, Field programmable gate array, CAD, Systementwurf, Modellierung, Mikroprogrammierung
topic_facet	Zwölf-Bit-Mikroprozessor, Sechzehn-Bit-Mikroprozessor, VERILOG, Field programmable gate array, CAD, Systementwurf, Modellierung, Mikroprogrammierung
url	https://www.degruyter.com/books/9783110717822, https://www.gbv.de/dms/tib-ub-hannover/1744619158.pdf
work_keys_str_mv	AT weckerdieter prozessorentwurfmitveriloghdlmodellierungundsynthesevonprozessormodellen, AT walterdegruytergmbhcokg prozessorentwurfmitveriloghdlmodellierungundsynthesevonprozessormodellen

Prozessorentwurf mit Verilog HDL : Modellierung und Synthese von Prozessormodellen

Bibliographische Detailangaben

Zugang